Viernes, 20 de Julio de 2018

Los nuevos chips flash de Toshiba podrían incrementar la capacidad de los SSD en un 500%

La tecnología podría llegar al mercado a finales de 2018.

Toshiba comenzó a fabricar prototipos de memorias flash con la capacidad más alta hasta la fecha, 1.33 terabits (166GB) por chip. Los chips flash NAND 3D de 96 capas tienen cuatro bits por celda, en comparación con su tecnología actual de tres bits, que permite chips con “solo” 32 GB. Un paquete típico para almacenamiento flash, que contiene 16 de los chips, tendría una asombrosa capacidad de 2,66 TB, abriendo nuevas posibilidades para unidades SSD y tarjetas de memoria más rápidas y de mayor densidad.

Western Digital dijo que espera comenzar a despachar productos SanDisk de consumo usando esta tecnología a finales de este año. La firma todavía tiene una asociación con Tohiba a pesar de la adquisición de este último por parte de Bain Capital, un consorcio que incluye Apple, Dell, Seagate y Kingston.

A pesar de la constante mejora de la tecnología de flash NAND, los precios de las SSD y las tarjetas de memoria han aumentado hasta hace poco debido a la escasez de chips. Según los informes, volverán a caer debido a la menor demanda de computadoras, teléfonos inteligentes y equipos de minería criogénica. Esa es una gran noticia para los consumidores, por lo que es de esperar que los nuevos chips más rápidos y de mayor capacidad de Toshiba mantengan esa tendencia.

Vía: Toshiba

TAGS

Últimos lanzamientos Ver más

  • GAKSoftware

    Preferiría que invirtieran en tecnología FRAM en vez de flash.

  • Pingback: Los nuevos chips flash de Toshiba podrían incrementar la capacidad de los SSD en un 500%()

  • Marcio_uy

    “…por lo que es de esperar que los nuevos chips más rápidos y de mayor capacidad de Toshiba…”.

    Si bien esto es mitigado con las mejoras año a año de los controladores de los SSD (o incluso se mejora el rendimiento), lo cierto es que cuantos más bits tenga que guardar por cada celda, más complejos y lentos son los procesos de lectura y escritura. Tener que detectar tantos estados eléctricos distintos, a su vez, los hace más propensos a errores.

    • yo

      Supongo que esto debe haber sido pensado antes, no?
      Digo, uno no le puede dar más revoluciones a un motor sin pensar en cómo mitigar el calor y la fricción.
      Como diría el gran Homero: “En esta casa se respetan las leyes de la termodinámica”

    • Marcio_uy

      Los primeros MLC de 3 bits eran menos fiables que uno de 2 bits y ni que hablar que los SLC (que ya no hay, por un tema de tamaños y costos). Con el tiempo esa brecha se achicó mucho, pero la complejidad es real.

      En las celdas de un SLC te encontrarás dos voltajes distintos: uno alto o uno bajo (indicando 1 o 0 respectivamente). En el MLC de 2 bits ya necesitás cuatro voltajes distintos, en el de 3 bits eran 8 y ahora se necesitarán 16 para indicar el estado de cada uno de esos cuatro bits.

      El 1º reto es la precisión y el 2º las interferencias. Un error provocará -en el mejor de los casos- más lentitud, ya que deberá volver a leer / escribir el dato en la celda.

      El 3º reto -no menos importante- es la vida útil, ya que las celdas se van desgastando. En un SLC se accedía a una celda sólo cuando necesitaba leer o escribir el bit que estaba allí. Pero ahora habrá 4 bits, lo que aumenta (potencialmente) el acceso a cada celda hasta 4 veces. Nuevamente, las tecnologías van avanzando para mitigar el efecto y a pesar de esa duración menor, el tiempo es razonable para que cambies tu equipo en el interín… en el primer mundo, al menos.

    • yo

      Agradezco la explicación técnica, se entendió en el primer comentario.
      Me quedo con la última frase “Nuevamente, las tecnologías van avanzando para mitigar el efecto y a pesar de esa duración menor, el tiempo es razonable para que cambies tu equipo en el interín… en el primer mundo, al menos.” en particular con “en el primer mundo” xD

    • SAYO

      Muy interesante el comentario.